Le processeur CCD standard basé sur la microarchitecture Zen 6 de nouvelle génération d'AMD devrait offrir 50 % de cœurs supplémentaires. Ce sera la première fois qu'AMD augmente le nombre de cœurs d'un CCD avec des cœurs haute fréquence pleinement opérationnels, capables de fonctionner de manière stable à des fréquences d'horloge élevées. Auparavant, l'entreprise privilégiait un plus grand nombre de cœurs au détriment d'une densité de cœurs plus faible et de fréquences d'horloge limitées. Parallèlement, le processeur CCD Zen 6 standard devrait conserver une taille de puce comparable à celle du Zen 5, soit environ 76 mm² contre 71 mm² pour la génération précédente. D'après les informations disponibles, le processeur CCD Zen 6 intégrera 12 cœurs, regroupés au sein d'un seul complexe CCX.

Les 12 cœurs partageront un cache L3 de 48 Mo, soit une augmentation de 50 % du nombre de cœurs et de la taille du cache L3 par rapport à Zen 5. Les puces Zen 6 seront fabriquées selon le procédé nanosheet N2 2 nm de TSMC, offrant une densité de transistors nettement supérieure au procédé FinFET N4P 4 nm de TSMC utilisé pour Zen 5. Intel privilégiant la réallocation du cache au profit de caches de dernier niveau plus importants dans ses processeurs de bureau haut de gamme Core Ultra 400 Nova Lake-S, AMD devrait doter les puces Zen 6 d'une prise en charge complète du cache virtuel 3D (V-Cache). Par conséquent, les futurs processeurs de la série X3D pourraient embarquer jusqu'à 144 Mo de cache L3 par puce, et jusqu'à 288 Mo de cache L3 au total sur les systèmes de bureau AM5.