Nouveau Sujet - Informaticien.be

Créer un nouveau sujet

forum_emoticons.html

Courriel [email=nobody@nobody.org]Nom[/email]

Lien [url=http://www.website.com]Texte[/url]

Image [img]http://www.website.com/image.jpg[/img]

Aligné à gauche [align=left]Texte[/align]

Aligné à droite [align=right]Texte[/align]

Toute la largeur [align=justify]Texte[/text]

Mise en forme [highlight=pascal]Texte[/highlight]

Liste [list=square][item]BlaBla[/item][/list]

Liste Numérotée [list=decimal][item]BlaBla[/item][/list]

Spoiler [spoiler]James est le meurtrier![/spoiler]

Tout en majuscules [uppercase]Texte[/uppercase]

Tout en minuscules [lowercase]Texte[/lowercase]

[quote]Selon de récentes fuites, NVIDIA envisagerait d'adopter un nouveau type de packaging appelé « Chip-on-Wafer-on-Platform », qui devrait équiper ses GPU Rubin de nouvelle génération. Jusqu'à présent, l'industrie de l'IA et du HPC utilisait activement le « Chip-on-Wafer-on-Substrate », une solution éprouvée apparue il y a près de 14 ans. C'est le CoWoS qui équipe actuellement les puces de pointe de NVIDIA et d'AMD. Ce packaging présente de nombreux avantages, comme un écosystème de fournisseurs mature, des processus de fabrication bien établis et une grande stabilité. Cependant, il semble désormais que les acteurs mondiaux du marché de l'IA recherchent de nouvelles approches, et NVIDIA est l'un des premiers à prendre les devants.

Selon les informations publiées par DigiTimes, la feuille de route de NVIDIA inclut CoWoP, un boîtier plus avancé qui élimine le substrat et connecte directement l'interposeur à la carte mère. Cette solution améliore l'alimentation et le signal, minimise les pertes et permet de placer les circuits d'alimentation au plus près de l'accélérateur graphique. De plus, l'absence de couvercle de boîtier réduit les coûts et permet un contact direct du système de refroidissement avec le silicium, améliorant ainsi les conditions thermiques. Selon la fuite, les premiers tests CoWoP ont débuté dès juillet 2025. NVIDIA utilise à cet effet un module avec une configuration GB100 et une fausse mémoire HBM dans un boîtier de 110 x 110 mm, afin de tester les processus technologiques et les flux d'assemblage.

%news:source%: [url=news_item-40513.html]news_item-40513.html[/url] [/quote]