Alors que le débat sur l'indépendance technologique se concentre principalement sur les activités menées en Chine , les travaux des équipes de recherche européennes se poursuivent discrètement. Le Centre de supercalcul de Barcelone annonce aujourd'hui le passage de projets de simulation à la réalisation d'un véritable circuit intégré. L'institut, via le Barcelona Zettascale Lab , a lancé une puce de test RISC-V fabriquée à l'aide de la lithographie Intel 3. Pour la communauté du calcul haute performance (HPC), cela signifie que le programme de développement des compétences en conception sur le Vieux Continent prend une dimension concrète. Les prototypes ne sont plus de simples promesses ; ils commencent à fonctionner en laboratoire, sous charge, avec un système d’exploitation et des outils de développement. La puce porte la désignation interne TC1. Les premiers tests ont été réalisés sur la plateforme Intel Hawk Canyon V2 , ce qui a permis une vérification rapide de la communication avec la mémoire et les périphériques. Ce projet s'inscrit dans le cadre de l'Initiative européenne pour les processeurs (EPI) , un programme visant à fournir des processeurs pour les futurs supercalculateurs et systèmes industriels européens. TC1 utilise une approche hétérogène. Son architecture comprend trois modules construits autour de cœurs RISC-V différents : Sargantana , Lagarto Ka et Lagarto Ox . Chaque module prend en charge un profil de charge de travail spécifique, allant du calcul général aux opérations vectorielles. Le sous-système CPU occupe une petite partie de la puce, le reste étant dédié aux interfaces haut débit, notamment PCIe Gen5 et DDR5. Le niveau d'intégration est impressionnant, surtout comparé aux puces de grande taille utilisées dans les processeurs de serveurs et d'ordinateurs de bureau. Ce projet européen démontre qu'une empreinte réduite peut intégrer l'ensemble des fonctionnalités nécessaires à la recherche sur les architectures de nouvelle génération.

Lors des premières phases de développement, la technologie Intel 3 est restée inaccessible aux équipes externes. Les ingénieurs de Barcelone ont effectué la vérification RTL en utilisant le procédé TSMC N7 comme environnement de production de substitution. Ce n'est que plus tard que le projet a été intégré aux usines d'Intel . Après réception des échantillons finalisés, la phase de déploiement du système d'exploitation a débuté. En mai 2025, Linux a été installé sur la puce , d'abord en présence d'un partenaire de fabrication, puis de manière indépendante dans les laboratoires du BSC. Un lot supplémentaire de 500 unités a permis une validation fonctionnelle approfondie. La plupart des unités ont activé les trois cœurs et les mesures ont indiqué des fréquences allant jusqu'à 1,25 GHz. Intel 3 appartient à la génération des procédés de lithographie utilisant l'EUV. Bien que des solutions plus avancées existent déjà au sein de la gamme du fabricant, le procédé employé dans ce projet représente une catégorie de procédés utilisés pour la fabrication de nombreux circuits logiques modernes. Pour les partenaires européens, il était primordial de confirmer leur capacité à adapter leurs propres conceptions aux technologies industrielles actuelles. RISC-V, développé à Barcelone, n'a pas pour ambition de concurrencer les architectures x86 ou ARM haut de gamme pour les ordinateurs grand public. Sa priorité est de développer une chaîne de compétences, de la conception architecturale aux outils, jusqu'à la fabrication des puces physiques prêtes à être intégrées dans les futurs ordinateurs.

Pour l'Europe, le lancement réussi du TC1 témoigne des progrès accomplis vers une plus grande indépendance dans le domaine du calcul haute performance. Pour Intel, il confirme sa capacité à collaborer avec des clients exigeants sur des projets complexes. Un seul prototype ne bouleverse pas l'équilibre des forces sur le marché des processeurs, mais démontre sa capacité à mettre en œuvre des plans ambitieux et jette les bases des itérations suivantes.